講義テキスト・カリキュラム一覧
各章のリンクをクリックすると、手順を隅々まで詳細に解説した実験室用ガイドに飛びます。コマンドを1行ずつ手作業で打ち込みながら進めてください。
第2章：環境構築と動作確認（WSL2 + Docker）
Windows 11上に完全自習可能なオープンソース半導体ラボを立ち上げ、最初のSmoke Testを完遂します。
この章を学習する第3章：Verilog RTL記述とシミュレーション
並列処理の思想を身につけ、Lチカ回路をスクラッチで記述。Icarus VerilogとGTKWaveで波形を徹底検証します。
この章を学習する第4章：LibreLaneによる物理設計詳解とレポート解読
OpenROADによる自律配置配線の挙動を追い、Setup/Hold Slackの健康診断書（タイミングレポート）をプロレベルで解読します。
この章を学習する第5章：PicoRV32を用いたRISC-Vマクロの統合とSoC化
ハリス＆ハリス本準拠のVerilog移植。メモリマップドI/O（MMIO）のラッパーを構築し、高密度配置配線に挑みます。
この章を学習する第6章：物理検証とテープアウト・実ボード展開
MagicでのDRC、NetgenでのLVSをクリアし、GitHub Actions経由で提出。実ダイ到着後のWiFiドングル超拡張計画。
この章を学習する第7章：用語集・トラブルシューティング・コミュニティ
講義配布・試験対策用の必須20項目用語集と、現場で必ず遭遇するエラーログ・混雑（Congestion）への対処法一覧です。
この章を学習する第8章：カスタムセルライブラリの構築と特性自動抽出
物理レイアウトの自作意義、LEF/.libファイルの役割と、Pythonによる自動シミュレーション思想。標準セルそのものを自作し設計環境を拡張する、大学院発展レベルのインフラ開発を扱います。
この章を学習する本テキストをご利用になる前に
このテキストは、かつて大きな組織や高額な商用ツールの専有物だった半導体（集積回路）の設計が、オープンソースのエコシステムによって個人の手の届くものになったことを、実際にツールを動かしながら体感してもらいたいという思いで公開しています。執筆にあたっては内容の正確さに努めましたが、それでも誤りや説明の不足が残っている可能性があります。とりわけ、ここで扱うオープンソースEDA（LibreLane、OpenROADなど）やPDK、Tiny Tapeoutをはじめとする製造サービス、各種テンプレートは更新が速く、お使いの環境やバージョン、提出先の世代によっては、本文の手順やコマンド、ファイル名がそのままでは動作しないことが頻繁に起こり得ます。
本テキストの内容を試した結果として生じたいかなる損害・不都合（環境構築の不調、設計データの不具合、製造提出やそれに伴う費用など）についても、著者は責任を負いかねます。実際に作業される際は、各ツールおよび製造・提出サービスが公開している最新の公式情報を必ずご自身で確認し、自己の判断と責任のもとで進めてください。
こうした限界をお断りしたうえで、それでも本テキストが、シリコン設計に踏み出そうとする誰かの理解の一助となれば、これに勝る喜びはありません。お気づきの誤りや改善点があれば、ぜひお知らせいただけると幸いです。