アナログIC設計入門

1.1 作るもの

使用するツールと、それぞれが何を受け取り何を出すかは第0章で示しました。本章では講座全体の進め方を示します。

この講座で作るのは、CMOSインバータ1個です。入力が0のとき1を、1のとき0を出力する回路で、NMOSとPMOSを1個ずつ、合計2個のトランジスタを使います。

これを、回路図の作成、シミュレーション、レイアウト、設計規則の検査、回路図との照合、製造データの出力まで、一通り自分で行います。

ここで作るインバータは、基礎03「LibreLane入門」で自動配置配線ツールが並べていた標準セルと同じものです。

本講座は単独で読めます。FPGA入門やLibreLane入門を読んでいなくても、第1章から順に進めば最後まで到達できます。

1.2 到達点

本講座の到達点は、設計規則検査（DRC）と回路図照合（LVS）に合格したGDSファイルを出力するところまでです。

製造に出すかどうかは読者の判断です。費用と手順は第7章に記載しますが、製造しなくても本講座の内容はすべて学べます。

1.3 設計の工程

アナログ設計は7つの工程に分かれます。

第2章は環境構築、第5章はシミュレーションを繰り返し実行できるようにする作業で、いずれも上の7工程には含まれません。

図1-1は第2章以降の各章の冒頭に掲載し、その章が扱う工程を示します。

デジタル設計との違い

LibreLane入門では、Verilogを入力すると合成からGDS出力までをツールが連続して実行しました。アナログ設計ではこれができません。

回路図を描いたらシミュレーションを実行し、結果を見て回路図に戻る。レイアウトを描いたら抽出と照合を実行する。工程間の判断は人が行います。

1.4 作業の分担

本講座では、作業を3つに分けて進めます。

本講座では、人が選択を行う箇所を判断点と呼び、通し番号を付けます。全部で7箇所です。

これ以外の作業は、手順に従って実行するか、機械に任せるかのいずれかです。

1.5 AIを使う範囲

AIの回答には誤りが含まれます。本講座がそれでもAIを使うのは、回答が正しいかどうかを短時間で機械的に確認できるためです。

たとえばAIが「W/L比を3倍にする」と回答した場合、シミュレーションを実行すればしきい値と遅延が数値で得られます。誤った回答であれば、その場で判明します。

1.6 判断点の記述形式

7箇所の判断点は、いずれも次の6項目で記述します。

AIに渡した内容は、要約せず実際の文面を掲載します。同じ手順を再現できるようにするためです。

質問の形式は次のものを使います。

回答を1つだけ求めると、比較の材料が残りません。候補を複数挙げさせることで、選択は人が行います。

判断点ごとに、決定内容・検証結果・判断の正誤を記録します。判断が誤っていた場合も記載します。第7章で7箇所を集計します。

1.7 操作の記述形式

判断点以外の箇所、すなわちツールを操作する手順は、次の6項目で記述します。

「画面」には実際の出力を掲載します。表示の形式はツールごとに異なるため、想定と違う表示が出たときに、それが誤りなのか正常なのかを判別できるようにするためです。

想定と異なる結果になった場合の対処は、本文中に別枠で示します。

1.8 扱わない範囲

本講座では半導体の物理を扱いません。バンド構造、キャリア、pn接合、酸化膜、製造工程は対象外です。

理由は2つあります。第一に、これらは独立した講座に相当する分量があること。第二に、既存の教材が多数存在することです。

本講座がトランジスタについて前提とするのは、次の4点だけです。

4番目は設計の実務で行われている方法です。本講座も同じ方法を取ります。

1.9 章の構成

所要時間は目安です。第2章はダウンロード時間が大半を占めるため、回線速度により変動します。